Circuito logico sequenziale
I circuiti logici sequenziali sono i circuiti logici combinatori con unità di memoria. Questi circuiti non dipendono completamente dagli stati di ingresso per fornire l'uscita. Sono circuiti logici bi-stato, il che significa che questi circuiti possono mantenere l'uscita costantemente su '1' alto o '0' basso anche se gli ingressi cambiano nel tempo. Lo stato dell'uscita può essere modificato solo tramite l'applicazione dell'impulso di trigger in circuiti sequenziali.
La rappresentazione di base del circuito sequenziale è mostrata di seguito:
Classificazioni dei circuiti sequenziali
I circuiti sequenziali sono suddivisi in base ai loro stati di innesco, come di seguito indicato:
- Circuiti sequenziali guidati da eventi
Appartengono alla famiglia dei circuiti logici sequenziali asincroni. Sono senza orologio e possono funzionare immediatamente dopo aver ricevuto l'input. L'output cambia immediatamente con la combinazione di input. - Circuiti sequenziali pilotati da un orologio
Appartengono alla famiglia dei circuiti logici sequenziali sincroni. Questi circuiti sequenziali sono guidati da un orologio. Ciò significa che richiedono un segnale di clock per funzionare con combinazioni di input e produrre output. - Circuito sequenziale a impulsi
Questi circuiti sequenziali possono essere azionati da un orologio o senza orologio. In effetti, combinano le proprietà dei circuiti sequenziali guidati da eventi e da clock.
Il termine 'sincrono' significa che un segnale di clock può alterare gli stati del circuito sequenziale senza applicare alcun segnale esterno. Nei circuiti asincroni, è necessario un segnale di ingresso esterno per ripristinare il circuito.
Il termine “ciclico” significa che una parte dell’output viene restituita all’input come percorso di feedback. Tuttavia, “non ciclico” è l’opposto del ciclico, a indicare che non ci sono percorsi di feedback nei circuiti sequenziali.
Esempi di circuiti sequenziali: chiusure e infradito
Sia i latch che i flip-flop sono circuiti sequenziali, con alcune differenze nei loro principi di funzionamento. Un latch non include segnali di clock per l'attivazione degli stati, mentre i flip-flop richiedono l'attivazione dell'orologio come mostrato nella figura seguente:
La figura sopra rappresenta il latch SR e il flip-flop SR. Un impulso di clock è mostrato nel caso del flip-flop sopra.
Infradito SR
Un flip-flop SR è proprio come un latch SR, con una funzione orologio aggiuntiva. Il trigger dell'orologio funziona per impostare il flip-flop in condizione attiva e il flip-flop si comporta in modo morto in assenza di impulso dell'orologio.
Lo schema a blocchi di SR Flip Flop è mostrato di seguito:
Schema elettrico
I flip-flop SR sono fondamentalmente composti da porte NAND, proprio come il latch SR. Tuttavia, viene indicato un ingresso di clock tra le prime due porte NAND per indicare l'attivazione del clock come indicato di seguito:
Tavola della verità
La tabella della verità che comprende tutte e quattro le possibili combinazioni di input sui terminali S e R insieme ai due stati di output, Q e è tabellato di seguito:
L'ingresso del clock è mantenuto sempre a E=1 per abilitare il funzionamento del flip-flop SR. Le quattro combinazioni di input e output sono discusse di seguito:
1: Quando S=0, R=1 (Imposta):
L'uscita Q raggiunge lo stato alto quando S=0 e R=1
2: Quando S=1, R=0 (Reset):
L'uscita Q diventa zero mentre l'uscita Q'=1 quando S=1 e R=0.
3: Quando S=1, R=1 (nessuna modifica):
L'uscita rimane nel suo stato precedente come richiamato dal flip flop SR.
4: Quando S=0, R=0 (indeterminato):
Gli output sono indeterminati poiché entrambi gli input sono bassi.
Diagramma di commutazione
Di seguito è possibile tracciare il diagramma di commutazione del flip-flop SR per gli stati alto e basso degli ingressi 'S' e 'R' con uscite. Il diagramma di commutazione sembra corretto finché entrambi gli stati degli ingressi non passano a '0' e le uscite non diventano valide. Dopo lo stato non valido, il flip-flop SR diventa instabile mentre un'uscita può commutare più velocemente dell'altra, determinando un comportamento indeterminato.
Tipi di infradito SR:
I flip flop SR possono essere costruiti utilizzando le porte AND, NAND e NOR. I dettagli della configurazione insieme alle tabelle della verità di ciascun tipo sono discussi di seguito.
1- Flip Flop SR con porta NAND positiva
Il flip-flop con porta NAND positiva aggiunge due porte NAND extra nel flip-flop SR di base. La porta NAND positiva passa agli stati di impostazione e ripristino applicando un ingresso alto anziché ingressi bassi nel flip-flop SR di base. In altre parole, un ingresso di '1' sul terminale 'S' fornirà uno stato impostato, mentre un ingresso di '1' sul terminale 'R' fornirà uno stato di ripristino.
Inoltre, il caso di stato non valido ora appare quando entrambi gli ingressi sono alti mentre entrambi gli ingressi pari a zero non presentano variazioni nelle uscite.
Infradito SR Gate 2-NOR
I flip-flop SR possono anche essere costruiti utilizzando due porte NOR. Questa configurazione funziona in modo simile alla configurazione delle porte NAND positive. Gli stati di impostazione e ripristino vengono attivati da un impulso alto o '1' anziché da un impulso basso o '0' nella configurazione base del flip-flop SR. La tabella della verità mostra gli stessi stati di uscita del flip-flop SR con porta NAND positiva.
Infradito SR a 3 clock
I flip flop SR con clock ricevono i loro input da due porte AND. Uno degli ingressi della porta AND è il segnale di ingresso per i terminali del flip flop SR mentre il secondo ingresso è il clock o l'abilitazione. L'impulso di clock gioca un ruolo significativo in questa configurazione. L'impulso di clock può attivare o disattivare due porte NAND aggiuntive in base alle esigenze per fornire un migliore controllo sullo stato dell'uscita. Quando l'ingresso di abilitazione 'EN' è alto, tutte le funzioni del gate NAND forniscono l'uscita. Quando l'ingresso di abilitazione 'EN' è basso, le due porte NAND aggiuntive vengono disconnesse e gli stati precedenti vengono richiamati dal flip flop SR.
Applicazione – Commuta il circuito antirimbalzo
Le infradito SR sono attivate dal bordo e cambiano i loro stati in modo abbastanza fluido. Possono eliminare il rimbalzo degli interruttori meccanici. Il fenomeno del rimbalzo si verifica quando l'interruttore meccanico esterno non aziona completamente i contatti interni e i contatti rimbalzano prima di essere chiusi o aperti. Questo processo crea una serie di segnali indesiderati che possono attivare porte logiche inaspettatamente prima che vengano applicati gli ingressi effettivi.
Nella configurazione antirimbalzo dell'interruttore, i contatti dell'interruttore meccanico sono collegati ai terminali di impostazione e ripristino di un flip flop SR di base come mostrato di seguito:
Poiché i flip flop SR vengono attivati dal fronte, lo stato di input iniziale verrà conteggiato ai fini della generazione di output, indipendentemente dalle fluttuazioni successive nell'input. Anche se si verifica una serie di stati di chiusura e apertura a causa del rimbalzo dell'interruttore come mostrato di seguito, l'uscita sarà comunque un impulso regolare.
Conclusione
I circuiti logici sequenziali differiscono dai circuiti combinatori in base alle unità di memoria. Questi circuiti logici dipendono anche dagli stati di ingresso passati e dagli stati di ingresso attuali. Questi circuiti possono mantenere i loro stati di uscita a livelli alti o bassi anche se gli ingressi cambiano nel tempo. L'esempio più comune di circuiti logici sequenziali sono i flip flop SR. Sono proprio come i latch SR con unità di memoria aggiuntive.